Des ASIC aux architectures programmables FPGA et MPPA

« L'architecture MPPA de notre DPU est massivement parallèle, elle apporte plus de flexibilité et est bien plus simple à programmer », indique Eric Baissus, DG de Kalray. (Crédit Kalray)

Une SmartNIC peut être basée sur diverses architectures ASIC, MPPA, FPGA, et/ou SoC (voir encadré). Elle peut par exemple contenir un ou plusieurs ASIC dédiés à des tâches prédéfinies. L'avantage de l'ASIC est qu'il répond de manière optimale au besoin à réaliser, de ce fait, il consomme moins et...

iLes dossiers sont réservés aux membres

CONNEXION

Vous n'êtes pas encore inscrit ?

Inscrivez-vous à Distributique et bénéficiez gratuitement des services suivants :

Accédez à tous les dossiers
de la rédaction
Consultez tous les entretiens
exclusifs de Distributique
Gérez vos abonnements
aux différentes newsletters
Un compte unique sur tous
les différents site IT News Info

JE M'INSCRIS
(GRATUITEMENT)

Vers des FPGA SoC

Pour diminuer le nombre de composants et le nombre d'interconnexions et donc les coûts, certains acteurs comme Intel, Microsemi ou Xilinx (AMD) proposent des FPGA sur SoC, c'est-à-dire des dispositifs qui combinent une structure programmable FPGA couplée à un ou plusieurs processeurs embarqués (souvent un ou des coeurs ARM, Micrsoship vient toutefois de lancer un FPGA SoC sur un Risc-V). Les solutions FPGA SoC sont également moins chères, consomment moins d'énergie et sont plus faciles à intégrer dans une conception. Elles s'intègrent aussi mieux dans une SmartNIC à l'image de la SmartNIC Ethernet 25GE d'Asterfusion basée sur un Marvell Octeon TX CN9670 qui contient 24 coeurs ARM intégrés à plusieurs coprocesseurs d'accélération matérielle.

Sommaire du dossier :